Intel показала на Hot Chips 2026, как собирала Intel Wildcat Lake: бюджетный мобильный чип на 18A, где ради цены пришлось не просто урезать блоки, а впервые для такого класса всерьез опереться на UCIe. Для рынка это важный сигнал: чиплетная архитектура и открытые межкристальные интерфейсы окончательно выходят из сегмента дорогих флагманов и спускаются в массовые ноутбуки.
По данным Tom's Hardware, команда Wildcat Lake во главе с ведущим инженером Lance Hacking выбирала между монолитным дизайном и простым недорогим Multi-Chip Package. Продвинутая упаковка вроде Foveros для такого продукта не подошла по экономике, поэтому Intel пошла в сторону двухкристального решения с UCIe. На бумаге это выглядит парадоксально: открытый межчиплетный стандарт обычно ассоциируется с гибкостью и масштабированием, а здесь он понадобился, чтобы собрать Intel Wildcat Lake дешевле и вообще сделать этот продукт жизнеспособным.
В этом и есть главная интрига. Бюджетные процессоры обычно строят по схеме N-1: берут более старые IP-блоки, немного подрезают их и продают как массовую платформу. Wildcat Lake идет против этого шаблона. Intel взяла самое свежее и дорогое по техпроцессу вычислительное IP, посадила compute-часть на 18A, а I/O вынесла на отдельный кристалл N6. То есть компания не стала удешевлять продукт за счет «вчерашней» архитектуры, а попыталась сэкономить на компоновке, упаковке и балансе блоков.
Проблема в том, что UCIe в бюджетном ноутбучном SoC сам по себе не подарок. Intel прямо признала: interconnect в Wildcat Lake получился на 70% больше, чем в Panther Lake. Это сразу бьет по площади кристалла и по энергопотреблению. Для недорогого ноутбука, где батарея важнее красивых слайдов про архитектурную чистоту, это рискованное решение. Самой болезненной зоной оказался дисплейный тракт. Из-за пакетной передачи данных по UCIe сигналам дисплея тоже приходится пересекать межкристальное соединение, а максимальная головная боль возникает в простое, если у панели нет self-refresh. Чтобы не сжигать батарею на ровном месте, Intel добавила отдельный буфер обновления панели перед UCIe-линком.
Что именно Intel урезала
Чтобы UCIe поместился в экономику устройства, Intel довольно жестко прошлась по составу блоков. На compute-кристалле графику сократили с четырех Xe-ядер до двух. Отдельного ускорителя трассировки лучей нет. NPU ужался с трех tiles до одного. Память тоже перевели в более скромный режим: 64-битная шина, ниже максимальные скорости, ниже емкость. Дисплейный движок тоже похудел: вместо четырех display pipelines используются три, а вместо UHBR20 выбран HBR3. Взамен компания сохранила достаточный для этого класса минимум: вывод 4K60 и поддержку трех внешних дисплеев. Суммарно такая диета вернула Intel 38% площади compute-кристалла.
На I/O-кристалле экономия выглядела чуть менее драматично, но тоже предметно. Intel сократила площадь еще на 15%: убрала camera PHY, урезала поддержку PCIe и USB, облегчила аудиодвижок. Камерный интерфейс исчез полностью, и это уже переводит часть затрат и интеграционной работы на OEM-производителей, которым придется добавлять собственные контроллеры. Скорость UCIe 3.0 здесь тоже использована не на максимум. Стандарт допускает до 64 GT/s, но в Wildcat Lake линк ограничили 8 GT/s. Такой потолок все равно оставляет поддержку типичных PCIe 4 SSD и внешних дисплеев 4K60, зато помогает снизить число ошибок на линии и отказаться от части схем коррекции битов. Проще говоря, Intel сознательно выбрала не максимальную производительность интерфейса, а достаточную.
Почему это важно не только Intel
Самая интересная часть презентации не про ядра и даже не про графику, а про себестоимость платформы. Ключевая экономия пришла от отказа от base die. Для Intel это не только меньше материалов, но и лучше выход годных без сложной продвинутой упаковки. Дальше вступает в дело обычная для полупроводников логика salvage и binning, но и тут компания действовала осторожно. Например, она готова превращать чип с одним рабочим P-core в SKU уровня Core 3 304 вместо 320. Но не трогает критичные для общей концепции компоненты, такие как LPE-кластеры и I/O, чтобы не выпустить формально дешевый, но бессмысленный продукт.
На уровне BOM Intel тоже попыталась снять головную боль с партнеров. В чип интегрированы Wi‑Fi 7 и контроллер USB PD, чтобы OEM не докупали внешние компоненты. Самая заметная экономия, по словам компании, пришлась на подсистему памяти и плату: более узкая шина позволила перейти на 6-слойную PCB вместо 8-слойной. Отдельно Intel упомянула Project Firefly, инициативу по использованию мобильной цепочки поставок для бюджетных ноутбуков. При этом не все решения в Wildcat Lake были про удешевление любой ценой. Компания сознательно оставила выделенную линию питания для LPE-кластера, своего «острова низкого энергопотребления». В платформе, где в каждом SKU только один или два P-core, это не роскошь, а способ отдать большую часть легких задач на энергоэффективный кластер и отбить часть потерь по автономности.
Для разработчиков и продуктовых команд здесь есть более широкий вывод. Intel Wildcat Lake показывает, что открытые стандарты вроде UCIe начинают работать не только как красивая архитектурная идея для серверов и топовых клиентских чипов, но и как инструмент снижения цены в массовом железе. Для OEM это шанс собирать недорогие ноутбуки на более свежем техпроцессе, не уезжая в премиальную себестоимость. Для рынка Windows-ноутбуков это еще и попытка ответить на давление со стороны энергоэффективных ARM-платформ и бюджетных мобильных SoC, не скатываясь в банальное переиздание старого кремния.
Теперь главный вопрос не в том, умеет ли Intel экономить площадь и слои PCB, а в том, сможет ли Intel Wildcat Lake удержать баланс между ценой, автономностью и достаточной производительностью лучше конкурентов в том же сегменте. Если ответ окажется положительным, UCIe в потребительских чипах перестанет быть темой для конференций и станет обычной инженерной практикой даже там, где раньше считали каждый доллар. Подробности архитектуры и презентации Hot Chips собраны в материале .