Micron планирует начать массовое производство DRAM поколения 1δ и 3D NAND с более чем 400 активными слоями во второй половине 2027 года. Но важнее сам вектор: компания готовит не только более плотные чипы, а память для ИИ, которую будут проектировать под конкретные ускорители и нагрузки — от HBM для дата-центров до энергоэффективных решений для инференса.
Компания раскрыла многолетнюю дорожную карту DRAM и NAND, сообщает Tom's Hardware. В ней есть High-NA EUV-литография, склейка пластин, новые материалы, вертикальная DRAM и специализированная NAND. Для российских команд, работающих с инфраструктурой ИИ, это не новость о далёком техпроцессе: дефицит пропускной способности и энергопотребление памяти становятся ограничением раньше, чем очередной прирост производительности GPU.
DRAM упирается в физику и начинает расти вверх
Micron отказывается от разработки DRAM-ячеек площадью 4F² — подхода, который продолжают рассматривать CXMT, Samsung и SK hynix. Причина прагматичная: компания не видит убедительного пути дальнейшего масштабирования такой архитектуры. Вместо этого Micron намерена развивать привычные 6F²-ячейки, а затем переносить рост плотности в третье измерение.
Текущий техпроцесс Micron 1γ уже использует EUV-литографию и находится в массовом производстве. Следующий узел, 1δ, проходит этап наращивания выхода годных. Его запуск намечен на вторую половину 2027 года; плотность битов должна вырасти примерно на 20 с небольшим процентов относительно 1γ. Компания рассчитывает получить выигрыш не только от уменьшения структур, но и от CMOS с high-k metal gate, новых материалов, более точного контроля процессов и автоматизации оборудования.
На 1δ Micron хочет выпускать будущие DDR, LPDDR, графическую память, HBM5, а также вертикальные vHBM и vEIM. Для последних понадобятся TSV-переходы через кремний и дополнительные решения по отводу тепла. Следующий узел 1ε должен добавить wafer bonding — изготовление разных частей структуры на отдельных пластинах с последующим соединением. Micron не раскрывает, какие именно слои будет склеивать и когда технология выйдет в серию, поэтому считать её готовым планом поставок пока рано.
Ещё дальше по карте находится ζÅ с High-NA EUV. Такая литография позволит уменьшать критические размеры, но Micron не называет ни число слоёв, где она потребуется, ни ожидаемый прирост плотности. По оценке источника, коммерческое применение едва ли начнётся раньше 2030 года; Samsung и SK hynix рассчитывают внедрить High-NA EUV в DRAM раньше, около 2028-го. Затем Micron намерена опираться на новые материалы, не раскрывая их состав и роль в ячейках.
Параллельно разрабатываются два поколения 3D DRAM — 3D1 и 3D2. В плоской DRAM плотность в основном растёт за счёт уменьшения ячеек, в 3D-подходе — за счёт вертикального размещения. Micron обещает перейти к нему, когда технология будет конкурентоспособна по стоимости и быстродействию. Архитектуры, число слоёв и сроки компания пока не объявила. Это важная оговорка: из всей дальнейшей DRAM-карты жёстко привязан к дате только 1δ.
Кастомизация возвращается вместе с HBM
Самая прикладная часть стратегии — кастомные HBM. Начиная с HBM4E Micron собирается предлагать стандартные и заказные варианты памяти; дальше в планах кастомная HBM5E, vHBM и vertical Edge Inference Memory. В cHBM4E заказчик сможет уменьшить ширину интерфейса ввода-вывода или перенести часть логики с GPU либо ASIC в базовый кристалл памяти. Идея проста: если блок всё равно обслуживает работу с памятью, ему может быть выгоднее находиться рядом с ней, а не занимать площадь вычислительного кристалла.
Для базовых кристаллов HBM Micron намерена использовать передовые foundry-процессы, но конкретных норм не называет. vHBM пойдёт ещё дальше: память предполагается размещать непосредственно поверх ASIC или CPU, а не рядом на интерпозере. Это обещает высокую пропускную способность и меньшие задержки, но превращает питание и охлаждение в инженерную головоломку. В планах — hybrid bonding, встроенные теплораспределители и тепловое проектирование. Обычная HBM при этом не исчезнет: Micron допускает гибридную систему, где vHBM отвечает за скорость, а классические стеки HBM — за ёмкость.
Для периферийного инференса компания готовит vEIM. Первое поколение должно обеспечить до 2 ТБ/с — уровень HBM4 — при энергии передачи менее 1 пДж на бит. Такая память для ИИ адресована не максимуму пропускной способности любой ценой, а балансу между скоростью и ваттами. Это особенно актуально для edge-устройств, где охлаждение и энергобюджет обычно заканчиваются раньше, чем список пожеланий ML-команды.
Кастомизация не ограничится HBM. Micron сотрудничает с Meta над LPDDR6 для дата-центров, уделяя внимание надёжности, обслуживанию и доступности. Компания ожидает, что LPDDR6 будет потреблять примерно на 35% меньше энергии, чем LPDDR5. Параллельно она обсуждает DDR6 с крупными заказчиками; целевой ориентир — удвоенная относительно DDR5 пропускная способность. По словам президента и директора по технологиям Micron Скотта ДеБура, теперь работа с клиентами начинается на этапе определения продукта и продолжается через совместную разработку, валидацию и массовое производство.
На стороне NAND Micron во второй половине 2027 года рассчитывает вывести поколение G11, также обозначаемое N170. Оно увеличит число активных слоёв с 276 до более чем 400, применит wafer-on-wafer bonding и, по ожиданиям компании, удвоит плотность битов по сравнению с G9. Скорость интерфейса должна вырасти на 50%, потенциально примерно до 5400 MT/s, а энергия передачи одного бита — сократиться более чем на четверть.
Отдельно компания прорабатывает два направления NAND для ИИ: высокие IOPS для векторного поиска, графовой аналитики и управления контекстом, а также высокую пропускную способность для тесной интеграции с ускорителями. В первом случае речь идёт о SLC-дизайнах с небольшими блоками и цели от 25 до 100 млн IOPS в зависимости от конфигурации. Во втором — о NAND-стеках с TSV и логическим базовым кристаллом, расположенных ближе к вычислительным блокам. Micron подчёркивает, что просто поставить NAND вдоль края GPU недостаточно: такая память для ИИ должна проектироваться вместе с самим ускорителем.
Главный вопрос теперь не в том, сумеет ли индустрия добавить ещё несколько слоёв NAND или уменьшить очередную DRAM-ячейку. Он в том, станет ли заказная память для ИИ нормой для крупных платформ. Если да, конкуренция сместится от спецификаций отдельных микросхем к совместной разработке памяти, логики, упаковки и охлаждения. Подробнее о дорожной карте и заявлениях Micron можно прочитать у .
