ИИ в проектировании чипов перестал быть красивой презентационной фразой: с 28 сентября по 2 октября Tom's Hardware ведет отдельную неделю материалов о том, как агентные системы заходят в EDA и полупроводниковую разработку, сообщает Tom's Hardware. Для русскоязычной IT-аудитории это не экзотика из мира фабрик TSMC, а ранний сигнал: автоматизация добирается до одной из самых дорогих и закрытых инженерных дисциплин.
В центре темы — Cadence, Synopsys и Siemens EDA, три компании, на инструментах которых держится заметная часть современного проектирования микросхем. Они уже продвигают агентные ИИ-системы для работы с RTL, верификацией, отладкой и другими этапами EDA-пайплайна. Общая идея звучит знакомо любому разработчику, который видел, как кодовые ассистенты пришли в IDE: модель не просто отвечает на вопросы, а запускает инструменты, читает результат, ищет ошибку и предлагает следующий шаг. Только здесь ставка выше: ошибка может стоить не ночного деплоя, а месяцев разработки и партии кремния.
Tom's Hardware отдельно выделяет, что решения крупных EDA-вендоров во многом строятся вокруг стека Nvidia. В материалах издания фигурируют Nvidia Nemotron, OpenShell и подход к изоляции агентных систем, чтобы они не лезли в данные, куда не должны. Это важная деталь: для проектирования чипов вопрос не только в том, умеет ли ИИ ускорить проверку схемы. Не менее важно, можно ли пустить такого агента к закрытой интеллектуальной собственности, клиентским библиотекам и внутренним дизайн-файлам без ощущения, что вы открыли дверь в серверную и повесили табличку «заходите все».
Cadence продвигает ChipStack — агентную систему для RTL-дизайна, верификации и отладки. По данным компании, в отдельных сценариях RTL-валидация может ускоряться более чем в 40 раз: типичный цикл, занимавший около пяти недель, в заявленном примере сокращается до менее чем одного дня. Это вендорская оценка, а не независимый отраслевой бенчмарк, так что читать ее нужно без фанатизма. Но даже с поправкой на маркетинг направление понятно: EDA-компании пытаются автоматизировать не только рутинные проверки, а сам цикл «проверил — нашел проблему — изменил — снова проверил».
Synopsys идет похожим путем через AgentEngineer и платформу Autopilot. Компания заявляла о сценариях, где RTL-валидация ускоряется до 50 раз, а покрытие растет на 20% по сравнению с собственным неагентным процессом. В другом наборе заявлений речь шла о двукратном ускорении и до пятикратного роста в отдельных случаях при переходе от спецификации к проверенному RTL. Здесь снова важно не перепутать обещание с промышленной нормой: пока это набор ранних внедрений, оценок и сравнений с предыдущими внутренними процессами, а не универсальная кнопка «сделать процессор».
У Siemens EDA акцент сделан на Questa One Agentic Toolkit и Fuse EDA AI Agent. В наборе Questa One заявлены отдельные агенты для RTL-кода, lint-проверок, CDC, планирования верификации и отладки. Такой разбор на специализированные роли выглядит практичнее, чем фантазия об одном всемогущем электронном инженере. В реальной разработке чипа задачи слишком разные: одно дело — сгенерировать фрагмент RTL, другое — доказать, что он корректно работает в граничных условиях и не ломает соседние блоки.
Главный сдвиг здесь не в том, что ИИ начал писать очередной кусок кода. Это уже почти бытовая история. Интереснее другое: EDA-вендоры пытаются перенести агентную модель в процессы, где давно существуют строгие инструменты, лицензии, регрессионные тесты, трассировка изменений и дорогая ответственность за результат. ИИ в проектировании чипов не заменяет весь этот контур, а встраивается поверх него как управляющий слой. Получается не магия, а оркестратор для старых и проверенных систем, которому разрешили больше самостоятельности.
Для разработчиков это означает, что опыт работы с агентами постепенно будет уходить из зоны «помоги написать функцию» в инженерные домены с тяжелыми пайплайнами: железо, моделирование, симуляции, промышленный софт. Для бизнеса вывод еще проще: дефицит специалистов по чипам никуда не исчезает, но часть узких циклов можно будет сжимать за счет автоматизации. Правда, вместе с этим появится новый класс расходов — на токены, вычисления, интеграцию, безопасность и проверку действий агента. Бесплатной производительности в таких системах обычно не бывает, она просто переезжает в другую строку бюджета.
Для российского и русскоязычного рынка эта история особенно показательна. Даже если локальные команды не работают напрямую с самыми свежими пакетами Cadence, Synopsys или Siemens, тренд влияет на ожидания клиентов, инвесторов и инженеров. Если глобальные EDA-платформы начнут сокращать циклы верификации и отладки, то планка скорости разработки железа поднимется для всех. А там, где доступ к передовым инструментам ограничен, разрыв может стать не только технологическим, но и организационным.
Пока агентные EDA-системы больше похожи на раннюю инфраструктуру, чем на зрелый рынок: много раннего доступа, осторожных формулировок, демонстраций и заявлений вендоров. Но направление уже видно: ИИ в проектировании чипов будет мериться не красивыми роликами, а тем, кто первым покажет стабильные промышленные внедрения вне пилотов, с понятными метриками, проверяемой экономикой и инженерами, которые не боятся оставить агента работать дольше, чем на одну демо-сессию.