Intel Foundry выпустила комплект проектирования PDK 0.9 для будущего техпроцесса Intel 14A. Это ещё не старт серийного выпуска, но важная отметка для заказчиков фабрики: модели процесса теперь опираются на измерения реального кремния, а не только на расчёты. Для разработчиков чипов и компаний, планирующих собственные ASIC, это снижает риск дорогостоящих переделок после первого tape-out.
PDK 1.0 Intel намерена представить в первом квартале 2027 года, а массовое производство по нормам 14A ожидает в 2028-м. Об этом сообщает Tom's Hardware. Между этими датами — рискованное производство для собственных продуктов Intel, запланированное на вторую половину 2027 года, и большой объём инженерной работы, который обычно остаётся за красивыми названиями нанометровых узлов.
PDK, или process design kit, — это набор правил проектирования, моделей транзисторов и параметров, с которыми работают инструменты автоматизации разработки электроники. По нему EDA-системы Cadence, Siemens, Synopsys и другие рассчитывают, что получится на фабрике из логической схемы: частоты, энергопотребление, тайминги, допустимые расстояния между элементами и чувствительность к вариациям процесса. Плохой PDK способен превратить даже удачный дизайн в серию дорогих сюрпризов после изготовления кристалла.
Версия 0.9 ценна именно тем, что Intel называет её silicon-backed: её параметры сверены с результатами тестовых кристаллов. Это не гарантирует идеального совпадения каждого будущего продукта с моделью, но даёт заказчикам достаточно достоверную основу, чтобы проектировать чипы с прицелом на выход в risk production после сертификации технологии. Если модели действительно окажутся точными, количество итераций между первым tape-out и массовым выпуском можно сократить. А каждая такая итерация на передовом узле — это не косметическая правка, а месяцы и очень дорогие фотошаблоны.
14A строят поверх 18A, но с новой подачей питания
Техпроцесс Intel 14A развивает архитектурные решения Intel 18A. В нём должны появиться транзисторы RibbonFET второго поколения с архитектурой gate-all-around, где канал окружается затвором со всех сторон. Intel также заявляет PowerDirect — вариант подачи питания с обратной стороны кристалла, при котором питание подводится непосредственно к областям source/drain транзистора без промежуточных соединений наподобие TSV, используемых в PowerVia. Идея понятна: освободить верхние слои металлизации для сигналов и уменьшить потери на пути питания.
Третья заявленная особенность — Turbo Cells, высокопроизводительные стандартные ячейки для критичных по времени участков CPU и GPU. Вместе эти инструменты должны дать разработчикам больше свободы в обмене между частотой, потреблением и площадью кристалла. Но Intel в нынешнем анонсе не раскрыла ни целевые показатели плотности транзисторов, ни сравнение по производительности или энергоэффективности. Поэтому превращать PDK 0.9 в доказательство превосходства над конкурентами пока рано: это признак инженерного прогресса, а не таблица бенчмарков.
Компания рассчитывает ускорить доводку 14A за счёт опыта, полученного за 12 месяцев производства Intel 18A. Среди упомянутых мер — дополнительные вложения во внутрипроизводственное обнаружение дефектов, моделирование и симуляции. Логика здесь менее эффектна, чем презентация нового типа транзистора, но для фабрики часто важнее: раннее обнаружение проблем влияет на выход годных кристаллов, разброс характеристик и длительность производственного цикла. Именно эти метрики определяют, сможет ли перспективный узел стать предсказуемым сервисом для внешних заказчиков.
Intel меняет работу с поставщиками и EDA-экосистемой
Отдельно Intel говорит о пересмотре взаимодействия с поставщиками оборудования и материалов. Команды разработки технологии будут подключать их раньше, чтобы устранять источники дефектов и ограничения оборудования до того, как они затормозят рост выхода годных пластин. Компания также проводит регулярные встречи, посвящённые yield — доле годных кристаллов. Такой подход может помочь не только Intel: если требования фабрики попадут в типовые дорожные карты производителей оборудования и материалов, часть необходимых доработок перестанет быть эксклюзивным проектом под одну площадку.
Параллельно Intel расширяет окружение для проектирования. Cadence и Intel запустили сотрудничество по design-technology co-optimization, затрагивающее инструменты проектирования с ИИ и интеллектуальную собственность. Keysight, Siemens и Synopsys сообщили о сертификации своих инструментов для процесса. Для потенциального клиента это не второстепенная формальность: современный чип создаётся не на одной фабрике и не в одном редакторе схем. Ему нужны проверенные библиотеки, IP-блоки, цепочки верификации, анализ питания, физическое проектирование и понятный путь от RTL до готовой пластины.
При этом Intel не назвала клиентов 14A, не объявила о конкретных tape-out и не раскрыла производственные контракты. Для контрактного производства такая закрытость привычна, но для Intel Foundry вопрос особенно чувствительный. Разработка передовых техпроцессов окупается при огромных объёмах выпуска, существенно превышающих нынешние продажи одних только процессоров Intel. Поэтому успех техпроцесса Intel 14A будет измеряться не только качеством транзисторов, но и способностью фабрики соблюдать график, обеспечивать выход годных кристаллов и убедить внешних клиентов доверить ей сложные продукты.
PDK 0.9 означает, что Intel 14A перешёл из режима обещаний в более осязаемую фазу проектирования, однако до high-volume manufacturing остаётся ключевая веха — PDK 1.0 в начале 2027 года. Затем Intel планирует варианты 14A-E и 14A-P, но их сроки не раскрывает. Главный вопрос для рынка теперь не в том, можно ли нарисовать дизайн под новый узел, а в том, сможет ли Intel повторить качество PDK на больших объёмах в 2028 году. Детали анонса и комментарии представителей компании опубликованы .
