Двухпроцессорный сервер на AMD EPYC Venice с 256-ядерными EPYC 9996 набрал в SPEC CPU 2026 intrate на 93% больше, чем система прошлого поколения на EPYC 9965. Для рынка серверных CPU это не просто очередной рост частот: AMD одновременно наращивает плотность ядер, память и производительность векторных вычислений — то есть бьёт по облакам, HPC и инфраструктуре для AI-нагрузок.
По данным Tom's Hardware, первые EPYC на архитектуре Zen 6 выходят под кодовым именем Venice. Издание протестировало два процессора: 256-ядерный EPYC 9996 на компактных ядрах Zen 6c и частотный 96-ядерный EPYC 9686F. Первый рассчитан на максимальную параллельную обработку, второй — на научные расчёты, компиляцию, Python и задачи, где важна скорость отдельных потоков.
Не косметический апгрейд Zen 5
Zen 6 производят по техпроцессу TSMC N2P. AMD заявляет средний прирост IPC до 27% относительно Zen 5 в корпоративных, облачных и AI-нагрузках, но эту цифру нельзя механически переносить на любой код: компания сравнивала 16-ядерные конфигурации при фиксированной частоте. Сама архитектура развивает подход Zen 5: фронтенд сохраняет два четырёхшироких декодера и выдачу восьми инструкций за такт, зато увеличены буфер адресов возврата и op-кэш. Последний вмещает 6,75 тыс. записей и способен отдавать до 18 микроопераций за такт против 12 у Zen 5.
Серьёзнее изменился вычислительный блок. AMD разделила планировщики целочисленных операций, расширила физический регистровый файл с 240 до 352 записей и добавила нативную обработку FP16 в AVX-512. Zen 5 мог выполнять такие операции через преобразование форматов; для расчётов, инференса и части HPC-сценариев новая схема должна быть заметно полезнее. Пропускная способность загрузки данных тоже выросла: Zen 6 умеет выполнять две 512-битные либо четыре 256-битные загрузки за такт.
Одновременно AMD подняла плотность вычислительных чиплетов. Обычный CCD Zen 6 теперь содержит до 12 ядер вместо восьми, а Zen 6c — до 32 вместо 16. У Zen 6c на каждое ядро приходится 4 МБ общего L3, вдвое больше, чем прежде; полный 32-ядерный чиплет получает 128 МБ кэша. В EPYC 9996 восемь таких CCD дают 256 ядер и 512 потоков на сокет, или 1024 потока в двухсокетной машине. Паспортный TDP модели — 600 Вт, поэтому рекордный throughput придётся оценивать вместе с требованиями к питанию и охлаждению стойки.
Память, NUMA и спор с Nvidia Vera
Платформа SP7 получила два I/O-кристалла вместо одного и, как следствие, 16 каналов памяти на сокет. С MRDIMM поддерживается скорость до 12 800 MT/s, до 8 ТБ памяти и заявленная пропускная способность до 1,6 ТБ/с на сокет. В односокетной конфигурации доступны 96 линий PCIe 6.0, в двухсокетной — до 128, плюс дополнительные линии PCIe 4.0; также заявлена поддержка CXL 3.1. AMD фактически делает ставку на пропускную способность DRAM, хотя за дополнительные каналы приходится платить более сложной топологией и не максимальным числом PCIe 6.0 в сравнении с платформой SP8.
В тестах разница зависит от профиля нагрузки. Двухсокетный EPYC 9996 опередил пару EPYC 9965 на 93% в SPEC CPU 2026 intrate — тесте, где суммируются и прирост производительности ядер, и большее число потоков. Это не означает, что любой сервис станет почти вдвое быстрее. Частотный EPYC 9686F оказался на 19% впереди EPYC 9755 в том же наборе и на 17% — впереди Nvidia Vera. В floating-point-нагрузках преимущество 9686F над Vera достигло 40%, а в Java SciMark — 92% по интегральному результату.
Nvidia Vera всё же не исчезает с диаграмм. В отдельных тестах памяти её монолитная топология и mesh-кэш дают преимущество, особенно при политике размещения потоков spread и на больших массивах данных. В ClickHouse Vera быстрее выходит на рабочую скорость при холодном кэше. Но в Python-наборах, компиляции LLVM, zstd, 7-Zip и ряде HPC-бенчмарков Venice чаще занимает верхние позиции. Например, в PyBench EPYC 9686F оказался на 32% быстрее Vera; в CloverLeaf и FFTE его отрыв превышал двукратный.
Для инженеров это означает, что выбор сервера всё меньше сводится к числу ядер в прайс-листе. EPYC 9996 выглядит инструментом для плотных многопоточных задач и консолидации виртуальных машин, а EPYC 9686F — для сборочных ферм, аналитики, научного кода и AI-host-узлов. AMD также готовит технологии управления энергопотреблением UPP и UBPS, а FAST позволяет делить ядра одного сокета на быстрый и пакетный классы. Идея любопытная: одному кластеру можно отдать интерактивные задачи и фоновые джобы без покупки разных SKU, но реальная польза будет зависеть от поддержки со стороны планировщиков и прошивок.
Отдельно AMD продвигает MEXT — механизм, который выгружает редко используемые страницы памяти во флеш и пытается предсказать их возврат. Компания заявляет до 95% производительности критичных EDA-задач при половине обычного объёма DRAM, однако подчёркивает, что технология подходит не для всех сценариев. Главная интрига теперь не в том, сможет ли AMD EPYC Venice возглавить часть текущих рейтингов, а в том, насколько быстро конкуренты ответят на сочетание 16 каналов памяти, Zen 6 и 256 ядер. Подробные методики и результаты более чем сотни тестов опубликованы у .
