AMD EPYC Venice выходит за рамки обычного обновления серверных процессоров: в топовой конфигурации чип получает до 256 ядер, 512 потоков, 16 каналов DDR5 и поддержку PCIe 6.0 с CXL 3.1. Для русскоязычных IT-команд это не просто «еще один быстрый CPU», а намек на то, как будут выглядеть серверы для HPC, AI-инфраструктуры, баз данных и плотной виртуализации в ближайшие годы.
По данным The Register, поколение Venice на архитектуре Zen 6 станет для AMD самым крупным архитектурным сдвигом в линейке EPYC со времен Rome, вышедшей в 2019 году. Компания пока не раскрыла все детали микроархитектуры, но уже показала достаточно, чтобы стало понятно: AMD собирает очень широкую серверную линейку — от универсальных enterprise-моделей до специализированных вариантов для HPC и AI.
Первой на рынок должна выйти платформа EPYC 9006 SP7. Именно она принесет самые заметные цифры: до 256 ядер, 128 линий PCIe 6.0, совместимых с CXL 3.1, и 16 каналов DDR5. При использовании MRDIMM заявлена поддержка памяти до 12 800 MT/s, а совокупная пропускная способность может достигать 1,6 ТБ/с. В тесте STREAM Triad AMD говорит примерно о 1,3 ТБ/с. Для задач, которые упираются не только в ядра, но и в память, это куда интереснее красивого числа в спецификации.
Линейка Venice делится как минимум на два типа: модели с максимальной плотностью ядер и варианты с упором на частоту. Топовый EPYC 9996 получает 256 ядер, 512 потоков, до 4,1 ГГц boost, 1 ГБ L3-кэша и энергопакет 600 Вт с возможностью настройки вниз до 400 Вт. Ниже идут 192-, 168- и 128-ядерные версии. Для сценариев, где важна частота одного ядра, AMD готовит 96-ядерный EPYC 9686F и 64-ядерный EPYC 9586F с boost до 5 ГГц. Это уже не «много медленных ядер для облака», а попытка закрыть сразу несколько типов нагрузок одной платформой.
Ключевая инженерная перемена — в устройстве чиплетов и кэша. В плотной версии AMD удвоила число ядер на CCD до 32 и увеличила общий L3-кэш на такой чиплет до 128 МБ. В частотных моделях CCD несет 12 ядер и 48 МБ L3. В обоих случаях получается не менее 4 МБ L3 на ядро. Это важно: компактные Zen 6C больше не выглядят как «урезанная» альтернатива обычным Zen 6 по кэшевой логике. Разница сводится в основном к плотности и частотам, а не к набору инструкций или принципиально другой архитектуре.
Здесь полезно не путать подход AMD с гибридными схемами Intel. У Intel производительные и энергоэффективные ядра — разные микроархитектуры с разными характеристиками. У AMD компактные ядра остаются совместимыми по ISA с обычными Zen-ядрами, но занимают меньше площади и работают на иных частотах. Для разработчиков системного ПО, платформенных команд и тех, кто оптимизирует производительность приложений, это снижает количество неприятных сюрпризов при планировании размещения потоков и профилировании.
Еще один заметный элемент Venice — два I/O-кристалла вместо одного. Количество линий PCIe осталось на уровне 128, как у нескольких предыдущих поколений EPYC, но переход на PCIe 6.0 фактически удваивает скорость интерфейса. Поддержка CXL 3.1 открывает дорогу к внешним пулам памяти и сценариям, где несколько серверов могут гибче делить дорогую оперативную память. Для облаков, AI-кластеров и крупных in-memory-систем это может оказаться не менее важным, чем рост числа ядер: память давно стала одной из самых болезненных статей бюджета.
AMD также возвращает вариант Venice-X для HPC. Эти процессоры используют 3D V-Cache и доводят L3-кэш до 12 МБ на ядро, или до 1 152 МБ на сокет. Такой профиль нужен не всем, зато хорошо попадает в вычислительную гидродинамику, моделирование, конечно-элементный анализ, EDA и другие инженерные задачи, где большой кэш способен экономить дорогие обращения к памяти. После пропуска X-варианта в поколении Turin это выглядит как понятный сигнал рынку суперкомпьютеров: AMD не хочет отдавать нишу специализированных CPU конкурентам.
Для бизнеса главный вопрос будет не в том, впечатляют ли цифры. Впечатляют. Вопрос в том, сколько реальной пользы даст AMD EPYC Venice в пересчете на стойку, ватт и лицензию. 600-ваттные CPU потребуют серьезного охлаждения и аккуратного планирования питания, зато плотность вычислений может сократить число серверов под виртуализацию, компиляционные фермы, базы данных, аналитику и часть AI-инфраструктуры. Отдельная интрига — лицензирование ПО, которое до сих пор часто считает ядра так, будто серверный рынок не читал спецификации AMD.
Поставки производительных моделей AMD EPYC Venice ожидаются в 2026 году, а более широкая линейка должна раскрыться в 2027-м. Если AMD подтвердит заявленные характеристики в серийных системах, спор на рынке серверных CPU сместится от простого подсчета ядер к более взрослой теме: кто лучше соединит ядра, память, CXL и энергопотребление в платформу, которую можно не только купить, но и нормально эксплуатировать.