AMD Instinct MI455X приехал не просто с красивыми слайдами, а с цифрами, которые в датацентровом AI-гонке уже невозможно игнорировать: 432 ГБ HBM4 на один ускоритель и 72 GPU в связанной стойке Helios. Для русскоязычной IT-аудитории это важно по простой причине: борьба за обучение и инференс больших моделей перестает быть игрой с одним почти монопольным поставщиком, а значит, меняются и экономика проектов, и переговорная позиция крупных заказчиков.
На мероприятии Advancing AI 2026 компания раскрыла больше деталей о новом ускорителе и стойковой архитектуре, а по данным Tom's Hardware, это первый случай, когда AMD выглядит конкурентоспособно не только на уровне отдельного чипа, но и на уровне целой rack-scale-системы против Nvidia NVL72. В центре анонса два элемента. Первый — сам MI455X на архитектуре CDNA 5. Второй — Helios, который объединяет 72 таких GPU в единую когерентную доменную систему. Для AMD это крупнейшая подобная сборка на сегодня и фактически первый полноценный ответ на подход Nvidia, давно продвигающей связку «ускоритель плюс стойка плюс межсоединение плюс софт» как единый продукт.
Сам MI455X выглядит как очень дорогая попытка AMD наконец перестать быть «альтернативой на бумаге». Чип насчитывает 320 млрд транзисторов и собран по сложной многокристальной схеме: четыре XCD-кристалла уложены поверх каждого Fabric and Cache Die через hybrid bonding, а дальше вся конструкция связана с двенадцатью стеками HBM4, двумя I/O-ди и между собой через CoWoS-L от TSMC. При этом самые чувствительные к производительности блоки AMD отправила на TSMC 2N GAA, а FCD и I/O — на TSMC N3P. Логика понятная: не переплачивать за самый плотный техпроцесс там, где он не дает максимальной отдачи, и выжать больше из упаковки и памяти. В мире AI-железа это уже почти важнее, чем просто назвать число терафлопсов погромче.
По вычислительной части AMD тоже перестроила привычный стек. В CDNA 5 базовый блок теперь называется Work Group Processor вместо Compute Unit, но важнее другое: ширина wavefront снижена с 64 до 32 потоков. Для разработчиков low-level-стека и компиляторов это не косметика, а заметный разворот. AMD объясняет его снижением задержек инструкций, меньшими штрафами при branch divergence и меньшим давлением на регистры. Заодно 32-ширинная модель должна лучше сочетаться с разными размерностями тензорных плиток и раскладкой compute kernels на железо. Переход не гарантирует, что старый код внезапно полетит, но показывает, что AMD явно пытается приблизить программную модель своих Instinct к тому, что лучше ложится на современные inference-нагрузки. На бумаге рост выглядит агрессивно: OCP MXFP4 — до 40,26 PF против 10 PF у MI355X, OCP MXFP6 и MXFP8 — до 20,13 PF против прежних 10 PF, FP16/BF16 matrix — 5,03 PF против 2,5 PF. По ряду режимов это даже выше того, что Nvidia пока раскрыла для Rubin. Но здесь полезно держать холодную голову: сама AMD признает, что реальные показатели будут заметно ниже теоретических пиков, а итог упрется в софт, компиляторы и качество оптимизации конкретных моделей.
Самое сильное место MI455X — память. И именно это, а не красивые PFLOPS в таблицах, может оказаться главным аргументом для заказчиков. Ускоритель получил 12 стеков HBM4, 432 ГБ памяти и пропускную способность 23,3 ТБ/с на GPU. Для сравнения, в статье приводятся данные по первому варианту Nvidia Rubin: 288 ГБ HBM4 и до 22 ТБ/с. На уровне одной карты разница уже заметная, а на уровне стойки становится совсем не академической: у Helios суммарно 31,1 ТБ HBM против 20,7 ТБ у конфигурации на Vera Rubin. Для inference это особенно чувствительно, потому что веса моделей и KV-cache хочется держать как можно ближе к ускорителю, а не гонять их туда-сюда с лишними задержками и энергопотерями. AMD также переработала иерархию кэша: вместо крупного Infinity Cache прошлого поколения теперь используются два L2-сегмента по 96 МБ, всего 192 МБ, с заявленным ростом суммарной пропускной способности L2 в три раза относительно MI355X. Локальная память LDS внутри WGP тоже выросла вдвое, до 320 КБ на блок, а в сумме по чипу — до 96 МБ.
Отдельно AMD давит на тему движения данных внутри чипа, потому что в AI-железе 2026 года вычислять быстро уже мало, надо еще не утонуть в пересылке тензоров. В CDNA 5 появился обновленный Tensor Data Mover, который умеет переносить данные напрямую из DRAM в LDS-кэш WGP, без промежуточной остановки на других уровнях кэша. Плюс добавлена multicast-подача чтений памяти на несколько WGP сразу, чтобы не дублировать одинаковый трафик для одних и тех же весов и активаций. Nvidia делает похожие вещи еще со времен Hopper, так что это не магия и не сюрприз, а скорее обязательный входной билет в высшую лигу. Но для AMD важно уже то, что разговор идет не о догоняющем PCIe-ускорителе, а о цельной платформе, где и чип, и память, и межсоединение, и стойка подчинены одной задаче: впихнуть в датацентр как можно больше полезного AI-вычисления на единицу времени и бюджета.
Для рынка это означает, что у крупных облаков и AI-компаний появляется еще один серьезный рычаг давления на Nvidia. В статье упоминается, что AMD уже объявила на этой неделе о важных сделках с Microsoft и Anthropic. Это не доказательство технологической победы само по себе, но хороший индикатор: большие заказчики хотят второй источник передового AI-железа, особенно если он предлагает больше HBM и внятную стойковую архитектуру. Для разработчиков платформ и инфраструктурных команд сигнал тоже понятный. Если MI455X действительно дойдет до клиентов с заявленными характеристиками и AMD не споткнется на ROCm, kernel-оптимизациях и поддержке популярных фреймворков, рынок AI-инфраструктуры станет менее однополярным. А вот главный вопрос теперь не в том, смогла ли AMD нарисовать убедительный слайд, а в том, сможет ли она превратить AMD Instinct MI455X из сильного анонса в массово доступную систему, которая в реальных кластерах будет конкурировать с Nvidia не по презентациям, а по TCO, срокам поставки и предсказуемости софта.