Память DRAM Micron упирается в физические пределы привычной плоской архитектуры: компания планирует применить склейку кремниевых пластин в техпроцессе 1ε, а затем перейти к литографии High-NA EUV. Для рынка ИИ это важнее очередного уменьшения норм: скорость и энергоэффективность будущих ускорителей всё сильнее будут определяться тем, как память соединена с вычислительным кристаллом.
Ближайший ориентир уже назван: техпроцесс 1δ должен выйти на массовое производство во второй половине 2027 года и дать прирост плотности хранения «в середине двадцати процентов». Он рассчитан в том числе на будущие HBM5, вертикальную HBM и вертикальную память для периферийного инференса. О планах компании сообщает Tom's Hardware, ссылаясь на презентацию Micron и заявления президента и директора по технологиям Скотта ДеБура.
Micron уже выпускает DRAM по нормам 1γ в больших объёмах. Следующим шагом станет 1δ, а за ним — находящийся в разработке 1ε с wafer bonding, то есть соединением пластин. Компания не раскрыла ни конкретную схему интеграции, ни ожидаемый выигрыш по плотности, выходу годных кристаллов или себестоимости. Это существенная оговорка: сама по себе склейка пластин не гарантирует дешёвую память, особенно когда речь идёт о массовом рынке DRAM, где доли процента в цене быстро превращаются в проблему для производителя.
Причина смены маршрута проста. Micron отказалась от развития ячейки 4F², на которую индустрия десятилетиями смотрела как на один из путей радикального масштабирования DRAM. ДеБур прямо признал, что DRAM приближается к атомарным ограничениям. Компания рассчитывает ещё на несколько поколений плоских ячеек, но параллельно готовит переход к трёхмерной DRAM — не по календарю, а в момент, когда она будет выгоднее по цене, сложности производства и характеристикам.
После 1ε в дорожной карте обозначены поколения ζÅ и ηÅ — первое и второе поколения DRAM класса менее 10 нм у Micron. Для ζÅ компания намерена задействовать High-NA EUV, а для ηÅ — новые материалы. High-NA EUV — это развитие экстремальной ультрафиолетовой литографии с большей числовой апертурой: она позволяет точнее формировать очень мелкие структуры, но требует новых сканеров, масок, процессов контроля и заметно более дорогой фабричной инфраструктуры. Micron развивает это направление вместе с Albany NanoTech; речь идёт о фундаментальных технологиях на горизонте пяти—десяти лет, а не о готовом производстве следующего квартала.
Отдельная ветка — 3D DRAM. В планах уже фигурируют два поколения, 3D1 и 3D2, но без дат и описания архитектуры. Это не означает, что классическая DRAM внезапно станет похожа на 3D NAND: у динамической памяти иные требования к конденсаторам, доступу к ячейкам и тепловому режиму. Однако сама формулировка Micron показательна: дальнейший рост ёмкости всё меньше похож на простое «сделаем транзисторы мельче» и всё больше — на инженерную задачу по вертикальной интеграции.
Самые амбициозные проекты компании лежат на стыке памяти и корпусирования. В vertical HBM, или vHBM, стеки памяти будут располагаться прямо над процессором — например, ИИ-ускорителем или графическим процессором, — а не рядом с ним. Короткие соединения обещают снизить задержки и поднять пропускную способность. Но физика быстро выставляет счёт: память над горячим вычислительным кристаллом усложняет охлаждение, а площадь самого ASIC ограничивает число таких стеков. Поэтому Micron рассматривает vHBM как дополнение к обычной HBM, которая продолжит обеспечивать основной объём памяти.
Для автомобилей, робототехники и других устройств с жёстким энергобюджетом компания готовит vertical edge inference memory, vEIM. Её приоритет — не максимальная производительность дата-центрового ускорителя, а эффективность инференса на периферии. Даже первое поколение vEIM нацелено на пропускную способность 2 ТБ/с. Обе вертикальные архитектуры потребуют гибридного бондинга: он даёт гораздо более плотные соединения, чем традиционные микровыводы. Micron также разрабатывает теплораспределяющие структуры, которые должны отводить тепло от базовых кристаллов через слои DRAM.
Для разработчиков железа и заказчиков ASIC это означает сдвиг ответственности: память становится частью архитектуры продукта, а не взаимозаменяемым набором микросхем в спецификации. Память DRAM Micron в этой логике будет конкурировать не только плотностью и ценой, но и качеством совместного проектирования с логическими кристаллами и упаковкой. Коммерческих сроков для vHBM, vEIM и кастомной HBM Micron пока не назвала. Главный вопрос ближайших лет — сможет ли вертикальная интеграция дать ИИ-ускорителям заметный выигрыш, не превратив охлаждение и стоимость корпуса в их новое узкое место. Подробности дорожной карты и заявление Скотта ДеБура доступны у .
